本文转载自《半导体行业前沿》

摩尔定律面临一系列瓶颈。摩尔定律指引过去五十多年全球半导体行业的发展，但当前也面临着一系列瓶颈。(1)芯片内单个晶体管大小逼近原子极限，硅芯片将达到物理极限;(2)当栅极宽度小于5nm时，将会产生隧道效应，电子会自行穿越通道，从而造成“0”、“1”逻辑错误:(3)单位面积的功耗会由于晶体管集成度提高而提高，温度太高影响晶体管性能:(4)5nm制程的芯片设计需要超过5亿美元成本，制造成本更高。

半导体封装（四川微组装设备厂家有哪些）主要有机械保护、电气连接、机械连接和散热四大功能。半导体产业链（微组半导体封装检测）可以分为IC设计、晶圆制造(前道工艺)、封装测试(后道工艺)三个核心环节。半导体封装，指用特定材料、工艺技术将芯片密封在塑料、金属或陶瓷等材料制成的封装体内，从而保护芯片免受物理性和化学性损坏。通过封装，还可以使芯片能够与其他电子元件进行连接，实现信息的输入输出。半导体封装主要有机械保护、电气连接、机械连接和散热四大功能。芯片封装完成后，需要进行性能测试，以确保封装的芯片符合性能要求。

集成电路封装技术的发展可分为四个阶段。第一阶段是20世纪70年代开始应用的通孔插装技术;第二阶段是20世纪80年代的贴片式封装技术;第三阶段是20世纪90年代开始应用的BGA、WLP、CSP技术:第四阶段是20世纪末开始的MCM、SIP、3D堆叠、Bumping等:第五阶段是20世纪前10年开始应用的SoC、MEMS、TSV、FC、SAB、Fan-Out、Fan-in等技术

先进封装(Advanced Packaging，AP)也称为高密度封装，通过缩短I/O间距和互联长度，提高I/O密度，进而实现芯片性能的提升。相比传统封装，先进封装拥有更高的内存带宽、能耗比、性能，更薄的芯片厚度，可以实现多芯片、异质集成、芯片之间高速互联。Bump、RDL、TSV、Hybrid Bonding等是实现先进封装的关键技术。本期，我们首先讲解基本工艺之Bump技术。

Bump技术在先进封装中的应用：

在当前比较知名的先进封装技术中，凸点技术都是其中的关键技术，如台积电的 2.5D CoWoS（Chip on Wafer on Substrate）技术和集成式扇出型封装（InFO）技术、英特 尔的嵌入式多芯片互连桥（EMIB）和 3D 逻辑芯片封 装 技 术 （Foveros）、三星电子的扇出面板级封装 （FOPLP）和混合基板封装（H-Cube）技术等，部分先进 封装形式如图 8 所示[64]。在过去的10 年间，先进封装技术快速发展，涌现出 2D、2.5D、3D、3D+2D、3D+2.5D 等多种封装方式，应用领域包括 5G、AI、可穿戴设备、 高性能服务器、高性能显卡等。总的来说，先进封装的 目的就是提升功能密度，缩短互联长度，提升系统性 能，降低整体功耗，而其中最为重要的环节之一就是 凸点制备以及互联，因此凸点技术的开发与优化影响着先进封装技术的发展。